74ls73的功能及原理
74LS373是一款常用的地址锁存器芯片，由八个并行的、带三态缓冲输出的D触发器构成。在单片机系统中为了扩展外部存储器，通常需要一块74LS373芯片。
工作原理
1脚是输出使能（OE），是低电平有效，当1脚是高电平时，不管输入3、4、7、8、13、14、17、18如何，也不管11脚（锁存控制端，G）如何，输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部呈现高阻状态（或者叫浮空状态）;当1脚是低电平时，只要11脚（锁存控制端，G）上出现一个下降沿，输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）立即呈现输入脚3、4、7、8、13、14、17、18的状态。
锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。 当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。
74ls374功能是什么？
74ls374为具有三态输出的八 D 边沿触发器，共有 54/74S374 和 54/74LS374 两种线路结构型式，其主要电器特性的典型值如下（不同厂家具体值有差别）：型号 fm PD。54S374/74S374 100MHz 450mW54LS374/74LS374 50MHz 135mW374 的输出端 O0~O7 可直接与总线相连。当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当时钟端 CP 脉冲上升沿的作用下，O 随数据 D 而变。由于 CP 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。电路工作原理 电路供电电源为12V ，再由IC1（7805）稳压输出5V电源供给IC2（74LS374）作为工作电压。IC2和外围相关元件组成八路互锁开关电路，现由继电器J1～J8组成开关执行器件。IC2的各引脚功能已在图中标注。①脚EN为使能端，低电平有效，所以这里把①脚直接接地。D1～D8为触发端，CP为时钟端，Q1～Q8为输出端等。当依次按动按钮开关AN1～AN8时，对应的各触发端D1～D8和CP端分别处于高电平，此时输出端Q1～Q8也依次输出高电平，该高电平通过对应的晶体管使继电器依次工作。不仅如此，各开关的工作还可任意选择。该电路要完成上述正确的逻辑功能，还需设两种辅助电路：1、开机延时电路：由R9、C2、BG9管和继电器J9等组成，延时电路的时间由R9与C2值决定。当12V电源加到电路时，IC1首先工作，将5V电源加到IC2上，让IC2稳定工作。之后通过延时电路使继电器J9工作，其触点J9-0闭合，再把12V电源加到IC2的输出级上。其作用是当开机电源冲击电路时，可避开IC2输出端因变成高电平而导致所有继电器的吸合。2、开机清零电路：由电容器C3和R19组成微分电路。当开机延时电路工作时，继电器J9工作，其触点J9-0闭合，由微分电路对电源电压微分产生一正脉冲加到CP端，达到开机清零，使各执行继电器处于开释状态，等待触发。
74LS273的作用是什么？
74LS273的作用是缓冲时钟和直接清除输入，数据独立输入到各触发器。其中1D～8D为数据输入端，1Q～8Q为数据输出端。触发器是带有记忆功能的，包含有两个稳定状态的信息存储器件，也是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中的单元电路。扩展资料：74LS273触发器工作原理如下：由6个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。参考资料：D触发器-百度百科
